핵심 요약
- TSMC가 2029년까지의 공정 로드맵을 공개하며, 클라이언트용(A14, A13, N2U)과 데이터센터/HPC용(A16, A12, N2X)으로 개발 경로를 이원화하는 ‘바이퍼케이션(Bifurcation)’ 전략을 수립했습니다.
- 핵심 공정인 1.6nm급 A16의 양산 시점이 2027년으로 연기되었으나, TSMC는 후면 전력 공급(BSPD) 기술을 적용한 A12와 고성능 N2X 공정을 전진 배치하여 대응합니다.
- 인텔과 삼성의 거센 추격 속에서 TSMC는 단순히 선단 공정 숫자에 연연하지 않고, 각 세그먼트별 최적화된 PPA(전력, 성능, 면적) 달성을 통해 파운드리 지배력을 고수하려 합니다.
상세 분석
TSMC 2029 로드맵 분석: 공정 이원화와 A16 지연의 나비효과
세계 최대 파운드리 TSMC가 2029년까지의 상세 공정 로드맵을 통해 미래 전략의 청사진을 제시했습니다. 이번 발표의 핵심 키워드는 ‘공정의 이원화(Bifurcation)‘입니다. TSMC는 모바일 중심의 클라이언트 라인업(A14, A13, N2U)과 고성능 컴퓨팅 및 데이터센터용 라인업(A16, A12, N2X)을 완전히 분리하여 운영하기로 했습니다.
이는 공정 미세화가 한계에 다다름에 따라, 단일 공정으로 모든 고객사를 만족시키기보다는 특정 워크로드에 최적화된 PPA(전력, 성능, 면적)를 제공하겠다는 현실적인 판단으로 풀이됩니다.
A16 양산 지연과 중간 노드(A12, N2X)의 전략적 중요성
기술적으로 가장 큰 변수는 차세대 1.6nm급 공정인 A16의 양산 시점이 2027년으로 밀렸다는 점입니다. 이는 2026년형 차세대 AI 칩을 준비하던 엔비디아나 AMD와 같은 팹리스 업체들에게는 중대한 일정 조정이 필요한 상황을 의미합니다. 이에 대한 대응책으로 TSMC는 후면 전력 공급(BSPD, Backside Power Delivery) 기술을 최초로 적용한 A12 공정과 2나노급 성능을 극한으로 끌어올린 N2X를 전진 배치했습니다.
특히 BSPD는 전력 공급 라인을 웨이퍼 뒷면으로 배치해 신호 간섭을 줄이고 효율을 높이는 핵심 기술로, 데이터센터용 칩의 성능을 좌우할 게임 체인저가 될 것입니다.
인텔/삼성의 추격과 TSMC의 수성 전략
TSMC의 이러한 행보는 인텔의 18A/14A 공정 진입 시점과 맞물려 파운드리 시장의 패권 경쟁을 더욱 가열시키고 있습니다. 인텔이 공격적인 숫자를 앞세워 시장을 선점하려 한다면, TSMC는 나노시트(Nanosheet) FET 구조의 안정화와 고객 맞춤형 솔루션을 통해 ‘실질적인 성능 우위’를 증명하려 합니다. 비록 A16의 지연이라는 악재가 발생했으나, N2U에서 A14로 이어지는 모바일 라인업과 A12 기반의 고성능 라인업은 여전히 애플을 비롯한 거대 고객사들을 묶어두기에 충분한 기술적 해자를 형성하고 있습니다.
시사점
TSMC의 공정 로드맵 이원화는 반도체 제조가 더 이상 단순한 선폭 줄이기 경쟁이 아님을 선언한 것입니다. 특히 후면 전력 공급(BSPD) 기술의 도입 시점과 공정별 최적화 능력은 향후 5년 내에 AI 칩 성능 격차를 결정짓는 핵심 요소가 될 것이며, TSMC는 이를 통해 파운드리 2.0 시대를 선도하려 하고 있습니다.
