핵심 요약

  • TSMC가 최신 A13 노드(1.3nm급)에서 ASML의 차세대 High-NA EUV 대신 기존 Low-NA EUV 장비를 활용하겠다는 로드맵을 발표함
  • 대당 3억 5,000만 유로(약 5,200억 원)에 달하는 High-NA 장비의 높은 단가와 수율 리스크를 피하기 위한 실용주의적 선택
  • 인텔의 선제적인 High-NA 도입 행보와 대조를 이루며, 1nm 시대를 앞두고 ‘기술 리더십’보다 ‘양산 수익성’에 집중하는 TSMC의 전략적 포지셔닝

상세 분석

TSMC는 최근 개최된 북미 기술 심포지엄에서 자사의 미래 공정인 A13 노드에 대한 미리보기를 공개하며 업계의 이목을 집중시켰습니다. 이번 발표에서 가장 핵심적인 전략적 변화는 ASML의 최신형 High-NA(High Numerical Aperture) EUV 노광 장비 도입을 연기하고, 기존의 Low-NA EUV 인프라를 한계까지 활용하겠다는 결정입니다. 이는 나노미터 단위의 초미세 공정 경쟁에서 최첨단 장비 확보가 필수적이라는 일반적인 인식을 뒤집는 행보입니다.

TSMC의 이러한 결정 배경에는 철저한 경제적 계산이 깔려 있습니다. High-NA EUV 스캐너는 대당 약 3억 5,000만 유로라는 천문학적인 비용이 소요되며, 이는 기존 Low-NA 장비의 두 배가 넘는 가격입니다. 데이터 아키텍트의 시각에서 볼 때, TSMC는 하드웨어 툴의 교체보다는 멀티 패터닝(Multi-patterning) 기술 고도화와 공정 최적화를 통해 1.3nm급 성능을 달성하려는 것으로 분석됩니다.

신규 장비 도입에 따른 불확실한 수율 리스크를 감수하기보다, 이미 성숙된 Low-NA 공정의 수율을 극대화하여 고객사(애플, 엔비디아 등)에게 가격 경쟁력이 있는 고성능 칩을 공급하겠다는 실리주의적 판단입니다.

이는 인텔이 ‘기술적 리벤지’를 위해 High-NA EUV를 조기에 전격 도입한 것과는 정반대의 접근 방식입니다. TSMC는 노광 장비의 렌즈 구경(NA) 수치보다는 제조 전반의 ‘수율 안정성’과 ‘자본 지출(CapEx) 관리’를 우선순위에 두고 있습니다. 결과적으로 TSMC는 하이엔드 툴 도입 속도를 늦추면서도 독자적인 패키징 기술과 공정 정밀화를 통해 1nm 시대로의 연착륙을 목표로 하고 있습니다.

이러한 전략은 반도체 위탁 생산 시장에서의 압도적인 수익성을 유지하는 동시에, 경쟁사들이 신기술 안정화에 어려움을 겪는 사이 시장 점유율을 더욱 공고히 하려는 의도로 풀이됩니다.

시사점

TSMC의 결정은 1nm 시대의 승부처가 장비의 선점(Tool Acquisition)이 아니라 공정의 경제성(Economic Viability)에 있음을 시사합니다. 인텔의 기술 선도 전략과 TSMC의 수익성 극대화 전략 중 누가 승리할지는 A13 공정의 실질적인 양산 수율이 증명할 것이며, 이는 향후 파운드리 시장의 표준 경쟁 구도를 결정짓는 분수령이 될 것입니다.