🔍 핵심 요약

  • 유출된 PCB를 통해 20개의 LPDDR5X 모듈 패드와 총 160GB의 거대 메모리 구성 확인
  • 차세대 Xe3P 코어 아키텍처를 기반으로 한 고성능 싱글 GPU 설계 및 최적화된 신호 경로 채택
  • 극심한 HBM 공급난과 고비용 구조를 피하기 위해 상대적으로 수급이 원활한 LPDDR5X를 선택한 전략적 아키텍처 전환

상세 분석

인텔의 아키텍처 결단: ‘크레센트 아일랜드’와 LPDDR5X의 결합

2026년 5월 현재, 인텔의 차세대 AI 가속기 ‘크레센트 아일랜드(Crescent Island)‘의 실물 기판(PCB) 사진이 X(구 트위터)를 통해 유출되며 업계의 이목을 집중시키고 있습니다. 유출된 사진에서 가장 주목할 점은 고대역폭 메모리(HBM)를 위한 적층 공간 대신, 무려 20개의 LPDDR5X 모듈을 장착할 수 있는 패드가 GPU 코어 주변을 빽빽하게 둘러싸고 있다는 사실입니다. 이는 단일 GPU에서 160GB라는 전례 없는 용량을 확보하기 위한 설계로, 인텔의 최신 Xe3P 코어 아키텍처가 이 거대한 메모리 풀을 어떻게 관리할지가 관건입니다.

기술적으로 볼 때, LPDDR5X 20개를 단일 PCB에 실장하는 것은 엄청난 도전입니다. 20개의 모듈을 위한 핀아웃(Pin-out) 라우팅은 PCB 배선 밀도를 극도로 높여야 하며, 이는 신호 간섭(Crosstalk)과 전력 무결성 관리에 상당한 난이도를 부여합니다. 인텔은 이를 해결하기 위해 Xe3P 아키텍처의 메모리 컨트롤러를 대폭 강화하고, 다층 기판 설계를 통해 신호 경로를 최적화한 것으로 분석됩니다.

인텔이 이러한 ‘비주류’ 설계를 선택한 배경에는 고질적인 HBM 수급 불균형이 자리 잡고 있습니다. HBM은 제조 공정의 복잡성과 낮은 수율, 그리고 주요 공급사들의 선점 경쟁으로 인해 가격이 폭등하고 공급이 극도로 제한적입니다.

반면 LPDDR5X는 모바일 시장을 기반으로 성숙된 공급망을 보유하고 있어 대량 확보가 용이합니다. 비록 개별 대역폭은 HBM에 미치지 못하지만, 20개의 채널을 병렬로 연결함으로써 대규모 언어 모델(LLM) 추론에 필요한 총 대역폭과 용량을 실용적인 수준에서 확보한 것입니다. 이는 성능의 정점을 찍기보다는, 실제 시장에 즉시 공급 가능한 ‘가용성’을 최우선으로 고려한 인텔의 전략적 승부수라고 평가할 수 있습니다.

시사점

인텔의 LPDDR5X 채택은 단순한 대체재 선택이 아닌, 하드웨어 공급망의 병목을 아키텍처 유연성으로 해결한 사례입니다. 160GB라는 대용량은 대역폭의 열세를 상쇄하고도 남을 만큼 LLM 운영에 실질적인 이득을 주며, 이는 HBM 위주의 현 AI 칩 시장에서 가장 현실적이고 파괴적인 대안이 될 것입니다.